## ABSTRACT (Translation)

# (Object of the Invention)

To provide a new method for producing a TFT device, in which the TFT in the line for display and the TFT in the line for driving are annealed unitedly.

## (Outline of the Method)

Each of semiconductor channels formed respectively in driving circuit portion and display circuit portion are arranged linearly in the lateral or longitudinal direction and  $\alpha$ -Si in the channel portion are poly-crystallized by beam-scanning in the lateral or longitudinal direction.

The poly-crystallized semiconductor is further processed to TFT through such means as photo-lithography and island-formation.

By this method, TFT devices are produced in high productivity and high yield.

# (19)日本国特新庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

神奈川県横浜市神奈川区羽沢町松原1160番 地 エイ・ジー・テクノロジー株式会社内

# 特開平6-289431

(43)公開日 平成6年(1994)10月18日

(51)Int.Cl. <sup>5</sup> G 0 2 F 1/130 H 0 1 L 21/268 29/784	Z	庁内整理番号 9119-2K 8617-4M	FI	技術表示箇所
		9056-4M 9056-4M 審査請求	H01L 29/78 未請求 請求項の数4 F	311 A 311 Y D (全 5 頁) 最終頁に続く
(21)出願番号	特顏平5-96969		(71)出願人 392002206	-・テクノロジー株式会社
(22)出顧日	平成5年(1993)3月31日		1	旗浜市神奈川区羽沢町松原1160番

(72)発明者 加藤 直樹

(74)代理人 弁理士 泉名 謙治


(54)【発明の名称】 薄膜トランジスタの形成方法とアクティブマトリクス表示素子

## (57)【要約】

【目的】画像表示部と駆動回路部のビームアニール形成 を一体化して行う。

【構成】駆動回路部と画像表示部にそれぞれ設けられる TFTの半導体チャンネル部がマトリクス基板の行また は列方向で直線上に配列するよう配置設計し、行または 列方向でビーム走査して、α-Siを多結晶化せしめ、 さらにフォトリソグラフィ等を経て、Si島を形成し、 さらにTFTを形成する。

【効果】髙い生産性と髙い歩留りが得られる。



#### 【特許請求の範囲】

【請求項1】同一基板上に画素表示用の薄膜トランジスタと駆動回路用の薄膜トランジスタとが形成されたアクティブマトリクス表示素子において、

画素表示用の薄膜トランジスタと駆動回路用の薄膜トランジスタとが直線状に配置せしめられたことを特徴とするアクティブマトリクス表示素子。

【請求項2】請求項1のアクティブマトリクス表示素子 において、直線状の配置が画素の行方向にされたことを 特徴とするアクティブマトリクス表示素子。

【請求項3】請求項1のアクティブマトリクス表示素子 において、直線状の配置が画素の列方向にされたことを 特徴とするアクティブマトリクス表示素子。

【請求項4】α-Siをビームアニールによってポリー Si化する薄膜トランジスタの形成方法であって、

画素表示用の薄膜トランジスタとされる第一のα-Si 島群と、駆動回路用の薄膜トランジスタとされる第二のα-Si 島群とを同一基板上で予めマトリクスの行方向または列方向に沿って直線状に配列するよう予定し、

次いで、これらの第一のα-Si島群と、第二のα-S 20 i島群の両者の予定された位置上を、

マトリクスの行方向または列方向に沿って、直線的な一回のビーム照射で各一行または各一列をビーム照射し、 α-Siをアニールし、ボリーSi化し、

さらにフォトリソグラフィ工程を経てSi島を形成する ことを特徴とする薄膜トランジスタの形成方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス 表示素子における薄膜トランジスタ(TFT)の配置構 30 成と、そのTFTの形成方法に関する。

[0002]

【従来の技術】近年、CRTに代わるフラットパネルディスプレイへの要求が高まっており、なかでも液晶表示素子(LCD)が最も有望視されている。最近では、カラー化と高速化の要求に対応して、TFTなどを利用したアクティブマトリクスタイプのLCDの開発が盛んに行われている。

【0003】TFTには半導体層として一般にアモルファスシリコン(a-Si)が用いられているが、これに代わってポリシリコン(ポリーSi)を用いることで高速動作が必要な駆動回路を、画素と同一基板上に形成することが可能となる。

【0004】通常のガラス基板を使用した場合、低温プロセスでボリーSiを得る手段の一つとして、レーザ光を使ってビームアニールし、a-Siを多結晶化(ボリーSi化)するという方法がある。ビームアニールでは、必要な部分だけレーザ光などを照射し、TFTを形成しないところはSiを多結晶化しないという方法を用いることによって製造のスループットを向上させること

ができる。

【0005】走査型のビームアニール装置を用いて、画素表示用のトランジスタだけを基板上に形成する場合には、画素を構成するマトリクスの行(あるいは列)の数だけレーザ光を走査して照射すればよい。ところが、駆動回路を同じ基板状に作り込む場合には、表示画面の外側に構成される駆動回路は、その部分での独自の配置構成が行われて、ビームアニールとの関係が考慮されていなかったために、駆動回路部をビーム照射する走査の回数が増えてしまっていた。その結果、スループットの低下を招いていた。

[0006]

【発明が解決しようとする課題】走査型のレーザアニール装置を用いて、アクティブマトリクスLCD用のポリーSi-TFTアクティブマトリクス基板を製造する場合に、画素表示部とは別の回路系である駆動回路部をもビームアニールで同様に形成しようとすると、ビーム照射の走査回数が増えることによるスループットの低下が発生する。本発明の課題はこのような欠点を解消しようとするものである。

[0007]

【課題を解決するための手段】本発明は上記の課題を解決すべくなされたものであり、同一基板上に画素表示用のTFTと駆動回路用のTFTとが形成されたアクティブマトリクス表示素子において、画素表示用のTFTと駆動回路用のTFTとが直線状に配置せしめられたことを特徴とするアクティブマトリクス表示素子(1)を提供する。

[0008]また、上記のアクティブマトリクス表示素子(1)において、直線状の配置が画素の行方向にされたことを特徴とするアクティブマトリクス表示素子(2)を提供する。

[0009]また、上記のアクティブマトリクス表示素子(1)において、直線状の配置が画素の列方向にされたことを特徴とするアクティブマトリクス表示素子(3)を提供する。

【0010】また、 $\alpha$ -SiをビームアニールによってポリーSi化するTFTの形成方法であって、画素表示用の薄膜トランジスタとされる第一の $\alpha$ -Si島群と、駆動回路用のTFTとされる第二の $\alpha$ -Si島群とを同一基板上で予めマトリクスの行方向または列方向に沿って直線状に配列するよう予定し、次いで、これらの第一の $\alpha$ -Si島群と、第二の $\alpha$ -Si島群の両者の予定された位置上を、マトリクスの行方向または列方向に沿って、直線的な一回のビーム照射で各一行または各一列をビーム照射し、 $\alpha$ -Siをアニールし、ポリーSi化し、さらにフォトリソグラフィ工程を経てSi島を形成することを特徴とするTFTの形成方法を提供する。

成しないところはSiを多結晶化しないという方法を用 [0011] 画素表示用の薄膜トランジスタなどからないることによって製造のスループットを向上させること 50 る能動素子は、もともと基板の行方向および列方向にそ

れぞれ直線状に並んでいる。これに合わせて、その外側 の周辺部に位置する駆動回路用の能動素子、具体的には TFTなどの能動層(半導体チャンネル部)が、画像表 示部の能動素子の直線状配列にさらにのるように配置設 計する。

【0012】図5に基板上の全体的な配置構成を示す。 図5中の矢印は、基板の列方向を示している。図5中、 中央の斜線で示す部分が画素表示部8である。また、格 子で示す四つの周辺に駆動回路部7a、7b、7c、7 dが設けられる。図5中、太い実線で囲んだ領域αと破 10 線で囲んだ領域βとにおける、Si島の配置構成を図1 ~図4に示し、さらに次に述べる各実施例で詳細に説明 する。なお、各図中で矢印は同じ方向を指している(図 面中で左方向)。

#### [0013]

#### 【実施例】

(実施例1)図1に実施例1を示す。基板上に製膜され たa-Siを、走査型のビームアニール装置を用い、エ キシマレーザ光や電子線や連続発振アルゴンイオンレー -Si化する。その後、フォトリソグラフィとエッチン グによってTFTの半導体チャンネル部となるH字形の Si島1からなる画像表示部の第一のSi島群と、Si 島2A、2B、2C…からなる駆動回路部の第二のSi 島群を形成する。

【0014】レーザ光の走査を行方向(ゲート・バス・ ラインと平行) に行う場合、走査ビッチは画素の行ビッ チaで行う。このとき、ゲート側の駆動回路部の第二の Si島群(Siがエッチングされて残る図中のH字形の 部分) が画素表示部の第一のSi島群の行方向の延長線 30 上した。 上に形成されるように予め配置設計する。

【0015】その後、ピーム照射して、α-Siを多結 晶化する。照射されるビームスポット軌跡10をその後 に形成されるSi島と重ねて示す。実施例1では、全て のSi島が照射されるビームスポット軌跡10の中に含 まれる。ただし、必ずしもSi島の全体がポリーSi化 される必要はなく、TFTの半導体チャンネル部となる べき領域のみがポリーSi化されればよい。そのため、 Si島の向きは任意でよい。

【0016】周辺部において、駆動用素子としてCMO 40 図。 Sを用いる場合、それぞれの半導体チャンネル部を同時 に多結晶化して得ることができる。図1に示す、符号2 A、2B、2Cの各組をCMOSの対の半導体チャンネ ル部とすることができる。以下の実施例においても、同 様のことが可能である。

【0017】(実施例2)図2に実施例2を示す。周辺 部において、とのような配置構成も可能である。第一の Si島群を構成するSi島1と第二のSi島群を構成す るSi島2A、2B、2Cの向きが直交関係に位置して いる。Si島2A、2B、2Cは、少なくともそれぞれ の半導体チャンネル部が照射されるピームスポット軌跡 10と交差して多結晶化されている。

【0018】(実施例3)同様に、Si島が完全に一列 直線状に並ぶ必要もないので、図3に示す実施例3のよ うな構成でもよい。第二のSi島群を構成する、Si島 2A、2B、2Cはそれぞれの位置で並列に配置されて いる。全てのH字形のSi島はビームスポット軌跡10 に覆われている。

【0019】(実施例4)ビーム走査を列方向(ソース ・バス・ラインと平行) に行う場合は、走査ピッチは画 素の列ピッチbとする。この場合は、図4に示すように ソース側の駆動回路部の第二のSi島群(Si島2A、 2 Bが、2 C)が画素表示部の第一のSi島群(Si島 1)の列方向の延長線上に形成されるようにする。そし て列方向に走査されるビームスポット軌跡11が、各S i島を覆っている。

#### [0020]

【発明の効果】本発明において、駆動回路用のTFTと ザなどのエネルギービームを照射し、アニールしてポリ 20 画素表示用のTFTが直線状に配置されるので、TFT の形成時にビームアニールが駆動回路と画素表示の回路 の両方のTFTのポリーSi形成をほぼ同時に行えるこ とになる。そのため、駆動回路のためのビームアニール を別途行う必要がなくなって、それによりスループット が大きく向上し、所要時間が半減以下となった。

> 【0021】また、別個に半導体チャンネル部を形成す るのではなく、短い時間にマトリクスの行方向または列 方向の数のピーム照射の走査で行うので、各TFTの特 性ばらつきが少なくなり、最終製品での電気的特性が向

> 【0022】走査型のビームアニール装置など、ビーム 走査を行ってトランジスタに何らかの処理をする方法に おいて、製造効率の向上など同様の効果が期待される。 【0023】本発明は、その効果を失わない範囲で種々 の回路形成に適用できる。

### 【図面の簡単な説明】

【図1】実施例1でのSi島の配列を示す部分拡大平面

【図2】実施例2でのSi島の配列を示す部分拡大平面


【図3】実施例3でのSi島の配列を示す部分拡大平面 図.

【図4】実施例4でのSi島の配列(列方向)を示す部 分拡大平面図。


【図5】LCD用のアクティブマトリクス基板を模式的 に表した平面図。


#### 【符号の説明】

1、2A、2B、2C:Si島 10、11:ビームスポット軌跡



[図4]





フロントページの続き

(51)Int.Cl.<sup>5</sup> HO1L 21/336

庁内整理番号 FI 識別記号

技術表示箇所